Mehdi BouamaProcesseur multicycle 8 bits
Vérification RTL et préparation du portage DE1 pour un processeur multicycle 8 bits, étendant une conception RTL universitaire existante.
- VHDL
- Quartus
Vérification
Détails de vérification disponibles dans l'étude de cas.
Projets
Projets phares
Voir l'étude de cas
Cœur de racine carrée entière 16 bits
Un cœur VHDL synthétisable de racine carrée entière 16 bits non signée, vérifié exhaustivement sur les 65 536 entrées possibles et préparé pour un portage Terasic DE1.
- VHDL
- Quartus
Vérification
Détails de vérification disponibles dans l'étude de cas.
Véhicule autonome CoVAPSy
Logiciel de navigation et de commande pour un véhicule de course autonome à l'échelle 1/10, réalisé pour la compétition collaborative CoVAPSy 2026 de l'ENS Paris-Saclay.
- Python
- Raspberry Pi
Vérification
Détails de vérification disponibles dans l'étude de cas.
Recherche séquentielle et multiplicateur
Deux petits cœurs VHDL séquentiels -- un moteur de recherche séquentielle searchx et un multiplicateur itératif shift-add 8x8 -- vérifiés de façon exhaustive ou quasi exhaustive et packagés pour un Terasic DE1.
- VHDL
- Quartus
Vérification
Détails de vérification disponibles dans l'étude de cas.
Projets complémentaires
IAQ ESP32-S3 -- Surveillance de la qualité de l'air intérieur
Projet complémentaire
Contribution à un projet collaboratif de surveillance de la qualité de l'air intérieur par le développement de la plateforme web/dashboard et de l'application/intégration logicielle associée. Contexte système : un firmware ESP32-S3 lit des capteurs de CO2, COV, CO, température et humidité et transmet les données en HTTPS vers un backend Flask et un tableau de bord web temps réel.
- ESP32
- Python